29.6.2.3. RISC like Load/Store architektura
Předcházející 29.6.2. Úvahy, jimiž se konstrukce SOC168 řídila Další

29.6.2.3. RISC like Load/Store architektura

Pokus modelovat instrukční sadu podle procesorů třídy RISC.

00f fff ddd sss  ffff(Rs,Rd)→Rd
010 fff fff ddd  ffffff(Rd)→Rd
011 fff fff fff
100 ddd sss sss  Load Rd, src
101 sss ddd ddd  Store Rs, dst
110 LLL ddd ddd  BAL Rl, dst
111 ... ... ...
Předcházející Nahoru Další
29.6.2.2. Tak trochu odlišný přístup Domů 29.6.2.4. Jednoduchost návrhu
Licence Creative Commons
Elektronika a počítače, jejímž autorem je Radek Hnilica, podléhá licenci Creative Commons Uveďte autora-Nevyužívejte dílo komerčně-Zachovejte licenci 3.0 Česká republika .