| 29.8.3. Architektura 12-ti bitová, bajtově orientovaná | ||
|---|---|---|
 | 29.8. Různé úvahy na téma 12 bitových CPU |  |
| 29.8.3. Architektura 12-ti bitová, bajtově orientovaná | ||
|---|---|---|
| | 29.8. Různé úvahy na téma 12 bitových CPU | |
Asi hloupý nápad. Architektura která má 6-ti bitový bajt a paměť organizovanou do 212 6-ti bitových bajtů.
Oprototi architektuře 212*12 má taková architektura v podstatě poloviční paměť. Komunikace po 6-ti bitové sběrnici bude mít taky poloviční výkon.
Ale instrukční sada by mohla být velmi, velmi hezká pokud by se prealizovala po bajtech, stejně jako u IBM 360 a DEC VAX. Tedy první bajt je operační kód. Podle prvních dvou bitů operačního kódu se pozná kolik formát a tím pádem kolik dalších bajtů, popisujících operandy se bude načítat. Jednotlivé operandy pak mohou být specifikovány jedním nebo dvěma bajty následovně.
5 4 3 2 1 0 +---+---+---+---+---+---+ | O P C O D E | Implicit +---+---+---+---+---+---+ 5 4 3 2 1 0 +---+---+---+---+---+---+ +---+---+---+---+---+---+ | O P C O D E | | R E G 1 | R E G 2 | RR +---+---+---+---+---+---+ +---+---+---+---+---+---+ 5 4 3 2 1 0 +---+---+---+---+---+---+ +---+---+---+---+---+---+ +---+---+---+---+---+---+ | O P C O D E | | R E G 1 | R E G 2 | | I N D E X | OFFSET | RX +---+---+---+---+---+---+ +---+---+---+---+---+---+ +---+---+---+---+---+---+ 5 4 3 2 1 0 +---+---+---+---+---+---+ | M O D | R E G | R +---+---+---+---+---+---+ +---+---+---+---+---+---+ +---+---+---+---+---+---+ | M O D | R E G | | I N D E X | OFFSET | RX +---+---+---+---+---+---+ +---+---+---+---+---+---+
Instrukce by tedy mohla mít délku od 1 až do třeba 7 bajtů. Ovšem toho času co by si to vzalo než by se taková instrukce dekódovala až k získání zdrojových operandů a efektivní adresy kam uložit výsledek.
| |  | |
| 29.8.2. Registrová architektura |  | 29.8.4. IBM like |
