29.8.5. RISC inspirovaná Load/Store architektura

29.8.5. RISC inspirovaná Load/Store architektura
	29.8. Různé úvahy na téma 12 bitových CPU

Výchozí požadavky jsou:

Žádné složité adresní módy. Jedna instrukce smí pracovat jen s jednou paměťovou buňkou.
Více registrů.

Tedy žádné složité adresní módy u všech instrukcí. Architektura s více registry a LOAD/STORE přístupem k paměti.

Obrázek 29.16.

+---+---+---+---+---+---+---+---+---+---+---+---+
|      O P C O D E      |   D S T   |   S R C   |    RR - Register Register
+---+---+---+---+---+---+---+---+---+---+---+---+

+---+---+---+---+---+---+---+---+---+---+---+---+
|      O P C O D E      |   S R C   |  LITERAL  |    RI - Register Immediate
+---+---+---+---+---+---+---+---+---+---+---+---+

+---+---+---+---+---+---+---+---+---+---+---+---+
|      O P C O D E      |   I D X   |   R E G   |    LOAD/STORE Instrukce
+---+---+---+---+---+---+---+---+---+---+---+---+

+---+---+---+---+---+---+---+---+---+---+---+---+
|      O P C O D E      |           |   R E G   |    12 bit Immediate, JUMP, CALL
+---+---+---+---+---+---+---+---+---+---+---+---+
|            A D R E S A  /  D A T A            |
+---+---+---+---+---+---+---+---+---+---+---+---+

Tabulka 29.22. Tabulka instrukcí

kód	mnemo	popis	poznámka
000 000
000 001
000 010 ddd sss	ADD Rs,Rd	Rd+Rs→Rd
000 011 ddd sss	ADC Rs,Rd	Rd+Rs+C→Rd
000 100 ddd sss	SUB Rs,Rd	Rd-Rs→Rd
000 101 ddd sss	SBC Rs,Rd	Rd-Rs-C→Rd
000 110 bbb aaa	CMP Ra,Rb		Compare Ra,Rb and set flags
000 111
001 000 ddd sss	AND Rs,Rd	Rd∧Rs→Rd
001 001 ddd sss	OR Rs,Rd	Rd∨Rs→Rd
001 010 ddd sss	XOR Rs,Rd	Rd xor Rs →Rd
001 011 ddd sss	NOT Rs,Rd	¬Rs→Rd
001 100 000 rrr	INC Rr
001 100 001 rrr	DEC Rr
001 100 010 rrr	ROR Rr
001 100 011 rrr	ROL Rr
001 100 100 rrr	ASL Rr
001 100 101 rrr	ASR Rr
001 100 110 rrr
001 100 111 rrr
001 101
001 110
001 111
010 ccc ddd ddd	Bc d	If condition then PC+d→PC	Podmíněný skok relativní.
011 ccc 000 sss	Bc d	If condition then Rs→PC	Podmíněný skok.


29.8.4. IBM like		29.8.6. Řadiče